概述

CPU微架构协同访存优化技术研发

需求详情

本项目拟针对以下问题开展技术研究与开发：1.针对CXL互连技术中因物理传输距离和协议开销导致的长延迟痛点问题，开展协同式硬件预取与动态调度机制研究。通过在CXL设备端部署轻量级学习模块，实时分析CPU访存请求的时空局部性特征，构建访存模式预测模型；2.为缓解CXL长延迟对系统整体性能的影响，研究分层式访存卸载机制，提出延迟感知的访存请求重定向算法，根据任务类型动态选择最优传输路径；3.研制具备自适应学习能力的硬件预取器，同步开发硬件调度器；4.搭建全系统原型，引入真实工作负载（包含x86CPU、CXL加速卡等），开展系统表现性能测试与评估。如有兴趣，敬请联系。