概述

研究多芯粒缓存一致性互连网络体系结构设计理论和方法，面向GPU缓存一致性协议数据流特征构建高带宽、低时延的片上互连网络拓扑。研究大规模芯粒间片上网络路由算法与信用控制机制，减少数据流量传输路径和阻塞状况，保障缓存一致性协议关键事务传输实时性。

需求详情

研制GPU芯粒间缓存一致性互连网络IP，支持Ring、Mesh、Torus、Butterfly互连拓扑验证，单拓扑最大节点数≥64，单端口带宽性能≥64GB/s，支持不少于4种事务消息类型数据，链路有效数据平均利用率在80%以上；端到端数据流传输通道建立时延小于200ns；交付缓存一致性互连网络IP RTL源码，需出具出资方指定机构测试报告。