支持多体并发访问的片上存储器访问控制结构、方法、SoC芯片、可读存储介质

本发明属于存储器技术领域，涉及一种支持多体并发访问的片上存储器访问控制结构，采用双体RAM控制，每个单体RAM控制部分包括单体RAM的访问控制结构和并行访问检测结构；并行访问检测结构包括地址检测机制和读写冲突检测机制，能够在地址不冲突以及读写不冲突的前提下对两个单体RAM的访问控制结构实现多体并发访问。通过将单体RAM拆分成双体RAM，所增加的存储带宽可以匹配总线并行读写带来的带宽匹配，仅需增加地址空间命中判断以及读写互斥即可。该方案具有资源开销低的特点，可适用于当前AXI接口的片上RAM设计中，具有较大的应用价值。