基于RISC-V架构的锁存IO端口系统及方法

本发明公开了基于RISC‑V架构的锁存IO端口系统及方法，属于芯片设计技术领域，要解决的技术问题为对于RISC‑V架构芯片、在线升级过程等场景下如何锁存IO端口。包括RISC‑V内核、保持使能模块、信息控制模块、上拉电阻、锁存使能模块、反相器、或门、用户模块、复用器以及IO端口逻辑模块；或门以信息控制模块输出的normal_operation信号以及经过反相器后的锁存使能信号Hitless_en作为输入，输出选择信号Mux_sel；用户模块接收IO端口逻辑模块输出的反馈信号C_in2，输出当前用户逻辑设计中的C_in2，复用器以Mux_sel为输入，选择输出C_in1或C_in2。