一种使用退饱和逻辑控制的短路保护电路及系统

本发明属于短路保护电路技术领域，公开了一种使用退饱和逻辑控制的短路保护电路及系统，包括上下桥退饱和电压采样单元、上下桥退饱和电压比较单元、上下桥退饱和高低压信号隔离整合单元、上下桥退饱和低压信号驱动整合单元和主功率单元。本发明通过在碳化硅MOSFET每相上下桥的退饱和判断电路的输出端增加与门电路，使只有上桥和下桥都触发退饱和时，才会真正触发短路保护，当只有上桥或者下桥单个MOSFET管触发退饱和时，短路保护时间依然遵循现有的保护参数，即避免由于碳化硅的快速开通以及系统杂讯的干扰导致的误报。