芯片测试过程中的排线连接检查方法、系统、设备和介质

本发明涉及芯片测试技术领域，具体公开一种芯片测试过程中的排线连接检查方法、系统、设备和介质，该方法包括：在连接有测试机排线插槽、探卡排线插槽与测试电阻的任一电路中，检测该电路中的测试电阻的当前测量电阻值，并根据所述任一电路中的测试机排线插槽对应的目标电阻值与当前测量电阻值的对比结果，确定该电路中测试机排线插槽与探卡排线插槽之间的排线是否连接正确；遍历所有包含测试机排线插槽的电路中测试机排线插槽与探卡排线插槽之间的排线是否连接正确；其中，每个测试机排线插槽对应的目标电阻值的取值各不相同。本发明提高了芯片测试过程中的排线连接检查的效率与准确率，确保芯片不被错误上电，进而避免芯片误测和烧坏情况发生。