摘要
本发明提供了一种全数字双混频鉴相滤波系统及亚稳态中值滤波方法，涉及信号处理技术领域；本发明提供的系统完全由FPGA实现，采用多级混频链路对被测时钟信号进行混频处理，降低亚稳态对DDMTD混频结果的影响；此外，通过多路滤波模组设置的DDMTD毛刺滤波模块同时对相同时钟信号的多路DDMTD混频结果进行亚稳态滤波，准确恢复出各路DDMTD混频结果边沿；另外，通过时钟相位差测量模块完成对各路滤波恢复后的DDMTD混频结果边沿进行DDMTD时钟相位差测量；最后，通过均值滤波模块完成对多路DDMTD时钟相位差测量结果的均值处理，进一步提高数字双混频鉴相滤波系统的测量精度。
