在重布线层上错位堆叠芯片的封装方法

AITNT-国内领先的一站式人工智能新闻资讯网站
# 热门搜索 #
在重布线层上错位堆叠芯片的封装方法
申请号:CN202411963603
申请日期:2024-12-30
公开号:CN120261303A
公开日期:2025-07-04
类型:发明专利
摘要
本发明公开了一种在重布线层上错位堆叠芯片的封装方法,包括:提供载板,在所述载板上形成临时键合胶层,在所述临时键合胶层上制作重布线层,所述重布线层包括金属焊盘和芯片粘贴区;提供若干芯片,将若干所述芯片依次错位堆叠地粘贴在所述芯片粘贴区,且使每一所述芯片上电极区域的电极露出;在若干所述芯片的电极区域与所述重布线层的金属焊盘之间打键合线以电连接二者;对所述重布线上的若干芯片进行塑封以形成封装体;将所述载板与所述重布线层解键合,并去除所述临时键合胶层;在所述重布线层远离所述芯片的一侧制作与所述金属焊盘电连接的锡球。与现有技术相比,本发明制成的封装结构厚度薄,且封装工艺简单可控,成品率高。
技术关键词
堆叠芯片 封装方法 重布线层 焊盘 错位 存储类芯片 封装结构 绝缘胶 光刻 封装体 上电极 晶圆背面 粘胶膜 封装工艺 胶粘贴 载板