一种芯片时钟树的建模方法、装置及相关设备

本申请提供一种芯片时钟树的建模方法、装置及相关设备，具体涉及集成电路芯片设计的技术领域，其中方法包括：对芯片时钟树的绘图文件进行解析，得到用于指示所述芯片时钟树中多个组件的组件基本信息，以及得到用于指示所述多个组件之间的连接关系的组件连接信息，其中，所述绘图文件为记录有所述芯片时钟树的设计图的文件；根据所述组件基本信息、组件连接信息以及预先获取的组件属性信息进行建模，得到所述芯片时钟树的逻辑模型，其中，所述组件属性信息包括所述多个组件中每一组件的属性。本申请通过行自动化建模，来替换相关技术所使用的人工建模方式，可规避人为因素带来的误差以及建模效率限制，能在兼顾建模准确性和建模效率。