基于大语言模型的FPGA仿真验证工具故障报告定位方法

本发明属于软件工程领域，具体涉及一种基于大语言模型的FPGA仿真验证工具故障报告定位方法。本发明聚焦于IVerilog和Verilator两种广泛使用的开源FPGA仿真验证工具，首先构建项目数据集并且对数据集进行初筛缩小定位文件的范围；数据集内对应的BUG报告和代码文件输入预训练好的大语言模型得到包含语义信息的向量表示，在此基础上训练一个双向适配器模型可疑获取得到包含完整上下文信息的隐藏状态向量；根据BUG报告向量和代码向量训练交叉注意力网络模型在这两个不同的输入序列之间建立联系，捕捉它们的相似性与依赖关系，最后通过激活函数获取文件出错概率，通过排序得到可疑文件排名列表及其对应概率。