一种集成电路老化后关键路径检测方法、电子设备及程序产品

本发明公开了一种集成电路老化后关键路径检测方法，该方法通过基于图卷积神经网络的预测模型，预测所述集成电路因老化产生电路延迟后的关键路径。集成电路的第i条路径的延迟Ti为，第i条路径上具有k个基本电路单元，tj为第k个基本电路单元的延迟，预测模型预测基本电路单元tj的延迟值，得到电路中每一条路径的延迟，通过排序计算得到延迟最长的关键路径。集成电路的电路结构视为图网络结构，每一个电路基本单元视为该图的节点，电路基本单元之间的连线为该图的边，图中的节点，形成特征矩阵X，则对于集成电路G，预测模型对于集成电路G老化后电路延迟值t的预测函数为f，则有