一种IO延迟的物理实现方法、装置及介质

本发明公开一种IO延迟的物理实现方法、装置及介质，涉及集成电路设计技术领域。针对解决传统方案在设置IO delay时会出现的遗漏或多余设置、以及资源浪费等问题，提供一种IO延迟的物理实现方法，一方面可以对芯片中的所有路径进行筛选，筛选出其中的有效时序路径，避免大量不必要路径的IO delay设置以及多余的时钟驱动设置。另一方面，本方法可以自适应的调整相应的IO delay约束，使约束更加严格，有利于减少资源浪费。同时，本方法还可以用于反向验证设计人员提供的IO delay是否存在遗漏或是多添加的情况。可以在芯片设计的更早阶段发现并问题，减少在工作后期发现问题而导致重复工作的时间，节省成本。