芯片可测试性设计方法、电子设备及计算机可读存储介质

本申请公开了一种芯片可测试性设计方法、电子设备及计算机可读存储介质，涉及集成电路设计和测试技术领域，该芯片可测试性设计方法包括：获取芯片的多个测试项，其中，多个测试项至少包括第一测试项和第二测试项，第一测试项为针对芯片的第一模块组的测试项，第二测试项为针对芯片的第二模块组的测试项，第一模块组区别于第二模块组；通过JTAG端口对第一测试项的测试参数进行配置，并进入第一测试项对应的第一主体运行阶段；在第一主体运行阶段的运行期间，通过JTAG端口对第二测试项的测试参数进行配置，进入第二测试项对应的第二主体运行阶段。本申请能够缩短测试时间，降低测试成本。