一种针对存算阵列的异构高速并行读出电路

本发明公开一种针对存算阵列的异构高速并行读出电路，通过阵列化完成对高密度存算阵列数据的并行读出处理，通过ANN和SNN两种模式分配实现多种非线性操作，且具有电路结构简单、面积小、版图匹配性高、数据转换一致性高、功耗低等特点。单行异构高速并行读出电路集成了积分器、比较器、数字锁存单元、激活运算模块、脉冲发射模块、时间步锁存单元，整个异构高速并行读出电路共用一套同步时间管理模块、计数器模块及偏置。本发明借鉴双斜ADC的工作原理，利用存算阵列多阶电导的特点，通过时间维度量化原理使模块合并复用，达到实现两种模式的数据处理，在保持简单化的基础上增加了网络架构的灵活性。