一种动态加权相位补偿提升NCO模块码产生精度的方法
申请号:CN202510565932
申请日期:2025-04-30
公开号:CN120468892A
公开日期:2025-08-12
类型:发明专利
摘要
本发明提出一种动态加权相位补偿提升NCO模块码产生精度的方法,具体包括以下步骤,一:在DSP中计算得到FPGA中NCO模块所需的频率控制字;二:将控制字分为整数部分和小数部分,并通过接口将控制字的整数部分传递给FPGA;三:让舍弃的小数部分产生的误差每次都参与补偿累加;四:为当前时刻和累加初始相位分配合理的权重;五:对加权后补偿结果采用动态调控取整,得到补偿结果,将实际剩余误差作为下一次小数累加的初始值;六:FPGA中每累加一段时间发送一个中断信号给DSP,控制更新控制字;七:FPGA中将本次控制字的整数部分,与补偿来的相位补偿结果结合作为实际的控制字,控制NCO模块的溢出结果;八:重复步骤1到7,对NCO每次的控制字都进行相位补偿。
技术关键词
FPGA芯片
频率
动态
剩余误差
相位补偿机制
数字信号处理芯片
精度
误差扩散法
数控振荡器
时间段
时钟模块
时效性
码片
接口
基础