自适应串扰消除电路敏捷设计方法及装置

本申请涉及一种自适应串扰消除电路敏捷设计方法及装置，其中，方法包括：通过获取目标用户输入的目标电路原理图的电路设计指标；将电路设计指标发送至预设的生成器中，以使生成器根据预设的参数自动计算算法计算目标电路原理图中的多个参数；将多个参数代入目标电路原理图，以通过预设的TED内置引擎将多个参数转换为目标电路原理图对应的网表文件、版图文件和测试器，以根据网表文件、版图文件和测试器构建目标电路原理图。由此，解决了现有技术中Chiplet芯片并行接口电路存在串扰，且设计效率、灵活性和可扩展性较差等问题。