一种PISA架构芯片资源排布优化方法

AITNT-国内领先的一站式人工智能新闻资讯网站
# 热门搜索 #
一种PISA架构芯片资源排布优化方法
申请号:CN202510581615
申请日期:2025-05-07
公开号:CN120542361A
公开日期:2025-08-26
类型:发明专利
摘要
本发明公开了一种PISA架构芯片资源排布优化方法,包括如下步骤:步骤1,约束条件构建:基于数据流、控制流及资源占用特征,构建约束条件体系;步骤2,模型构建:针对系统调度中的多目标优化需求,建立融合混合整数线性规划与动态规划的整数规划模型;步骤3,使用启发式算法,求解所述整数规划模型;步骤4,局部搜索方法设计:使用局部搜索算法对启发式算法获得的解进行改进;步骤5:输出芯片资源排布方案。本发明建立启发式算法可快速获得高质量的可行解;基于可行解,局部搜索策略将解提升到与最优解差距满意的程度;基于拓扑结构的共享资源执行流程削减方法,减少重复的执行流程个数。
技术关键词
排布优化方法 整数规划模型 流水线 启发式算法 资源 局部搜索算法 混合整数线性规划 局部搜索方法 芯片 变量 局部搜索策略 关系 启发式方法 数据 拓扑图 求解算法 顶点 决策 索引 松弛