异质集成限幅芯片及其制备方法

本发明提供异质集成限幅芯片及其制备方法，包括：第一台阶，从复合钝化层的两侧边缘区域向下延伸，并贯穿复合钝化层、SiN钝化层和AlGaN势垒层到GaN沟道层内；阴极，形成于复合钝化层的两侧边缘区域上；阳极，形成于复合钝化层的中间区域上；通孔，从阳极下表面的中间区域向下延伸，并贯穿GaN沟道层、AlN缓冲层和SiC衬底；第二台阶，从第一台阶的底部两侧边缘区域向下延伸，并贯穿GaN沟道层和AlN缓冲层到SiC衬底上；多个微带，间隔排布于第二台阶和阴极和阳极上；Si基PIN二极管，设置于远离AlN缓冲层一侧的微带上。可以减小芯片面积，降低插损，优化热传导路径，提升响应速度，优化异质界面质量。