基于全同态加密的硬件加速系统及其实现方法

本发明公开了一种基于全同态加密的硬件加速系统及其实现方法，包括上位机和硬件加速器，硬件加速器包括主机、片外存储器、片上缓存模块、计算阵列、置换模块、数据重排模块以及控制模块，通过以太网将待处理数据、评估密钥以及旋转因子传输到片外存储器中，相比于采用URAT串口传输方式或直接存储于片外存储器中，传输效率更高，系统功能更加完整；构建统一的计算阵列与优化的片上缓存模块，使得计算单元充分融合与复用，并优化了片内外存储管理，在降低片上缓存需求的同时提高了数据调度效率；可支持包括同态乘法、同态旋转等六类基础同态操作，功能覆盖更全面，并且在此基础上还具有功能可拓展性。本发明可广泛应用于同态加密技术领域。