基于晶圆片上总线的集成电路die原位检测方法
# 热门搜索 #
大模型
人工智能
openai
融资
chatGPT
AITNT公众号
AITNT APP
AITNT交流群
搜索
首页
AI资讯
AI技术研报
AI监管政策
AI产品测评
AI商业项目
AI产品热榜
AI专利库
寻求报道
基于晶圆片上总线的集成电路die原位检测方法
申请号:
CN202510845983
申请日期:
2025-06-24
公开号:
CN120674339A
公开日期:
2025-09-19
类型:
发明专利
摘要
本发明提出一种基于晶圆片上总线的集成电路die原位检测方法。该方法的本质是将测试功能从“外部机械介入”转化为“内部电路集成”:空间维度:利用切割道实现零面积开销的晶圆级互联。时间维度:通过地址寻址实现微秒级Die切换,突破机械运动极限。信息维度:直接访问内部节点,透视芯片“黑箱”。在大尺寸晶圆上,由于Die数量众多,随机化抽样检测能够显著提高测试效率,降低生产成本,同时通过动态调整抽检概率,能够将漏检率控制在可接受范围内。
技术关键词
小规模集成电路
原位检测方法
测试电路
密度
氮化硅钝化层
检修设备
晶圆
芯片
总线专用
动态
地址解码器
金属化工艺
抽检方法
阶段
桥接结构
光刻掩模
光刻掩膜
大尺寸