一种寄存器传输级电路原理图中元件的逻辑布局方法及装置

本申请提供一种寄存器传输级电路原理图中元件的逻辑布局方法及装置，其中，方法包括：获取寄存器传输级电路的多个元件，以及多个元件之间的连接关系；根据连接关系将多个元件分布到相互平行的多层结构中；多个元件在多层结构中作为端点而构成多个多端线网；多层结构还包括多个虚拟节点，虚拟节点用于实现多端线网中元件之间的跨层连接；对每个多端线网，将该多端线网相关的第一元件/虚拟节点与其相邻下层的第二元件/虚拟节点之间的连接单独划分为有向边；利用预设算法确定各层结构中元件和虚拟节点的全局坐标，以得到多个元件的物理布局。由此，能够有效减少RTL级电路原理图中的线网交叉点，从而获得更好的布局效果，方便设计者使用。