一种跨模块并行的高速空时抗干扰硬件算法

本发明公开了一种跨模块并行的高速空时抗干扰硬件算法。本发明将空时抗干扰算法分解为自相关矩阵求解模块、科列斯基分解模块和权重计算模块，通过优化三个模块对矩阵元素的计算顺序和矩阵的存储方式，借助FPGA实现了三个模块的跨模块并行计算，显著提升高阵元数和延迟抽头数条件下的系统计算速度；通过对中间矩阵的列并行RAM存储，避免大量矩阵元素的串行访存引起的额外时间开销；通过合理的设计每个模块内部的计算顺序，实现模块内部的高度并行化计算；统一的规划各模块均按照列并行的方式进行计算，借助模块之间的列索引传递，实现三个模块的跨模块并行计算，显著降低了整体算法的计算延迟；适用于卫星通信和卫星导航等高速抗干扰需求场景。