摘要
本发明公开了一种基于强化学习的组合逻辑聚类优化方法及系统,方法包括:S1、统计电路网表中的寄存器与组合逻辑单元的扇出信息;S2、根据扇出信息,筛选出扇出数量大于第一预设阈值且输出信号的最差时序路径时序违反值小于第二预设阈值的寄存器和组合逻辑单元,生成目标单元列表;S3、获取目标单元列表中各单元的扇出组合逻辑信息;S4、基于扇出组合逻辑信息,基于强化学习算法分别对扇出逻辑单元进行聚类操作;S5、在完成逻辑聚类后,对电路的网表进行修订;修订完成后,进行等价性检查;S6、根据修改后的网表进行电路的重新布局布线。本发明能够有效减少关键路径延迟,优化电路性能,尤其适用于大规模集成电路设计。