缓存结构、芯片、电子设备及数据处理方法

本申请提供一种缓存结构、芯片、电子设备及数据处理方法，涉及缓存技术领域，该缓存结构包括：多组计算域，每组计算域通过第一总线互联，每组计算域用于执行同一任务或同一任务的部分内容；每组计算域包括至少一个计算单元和至少一个二级缓存条，每个计算单元与每个二级缓存条通过第二总线连接，且每个计算单元通过至少一个二级缓存条中任一二级缓存条读写数据。如此，能降低数据互踢的概率，且能降低二级缓存内存储不同类型的数据的概率，从而能使计算域中的二级缓存内存储较多各计算单元可能访问的数据，进而能提高二级缓存的命中率。