一种支持安全上下电的时钟复位管理方法和装置
# 热门搜索 #
大模型
人工智能
openai
融资
chatGPT
AITNT公众号
AITNT APP
AITNT交流群
搜索
首页
AI资讯
AI技术研报
AI监管政策
AI产品测评
AI商业项目
AI产品热榜
AI专利库
寻求报道
一种支持安全上下电的时钟复位管理方法和装置
申请号:
CN202510950938
申请日期:
2025-07-10
公开号:
CN120891906A
公开日期:
2025-11-04
类型:
发明专利
摘要
本发明涉及电源门控技术领域,提供了一种支持安全上下电的时钟复位管理方法和装置。本发明向配置总线和/或数据总线的握手状态机发送降低功耗请求;所述握手状态机向相应的握手组件发送握手请求;握手组件判断与自身所对应的接口总线和受控组件之间是否有事务传输,当没有事务传输时,握手组件同意所述握手请求;当配置总线的握手组件和数据总线的握手组件均同意相应的握手请求时,对芯片的可上下电电源域进行安全下电,解决了现有技术中芯片安全上下电方法不够灵活,无法适应芯片的各类应用场景,实用性差的问题。
技术关键词
数据总线
复位管理方法
状态机
通信组件
时钟
计算机可执行指令
电源门控技术
互联线
管理装置
数据接口
处理器
计算机存储介质
芯片架构
信号
存储器
模块
系统为您推荐了相关专利信息
1
一种基于可视区域度量的应用渲染帧率自适应调整方法
刷新率
虚拟定时器
时钟
双曲正切函数
桌面系统
2
基于智能体状态机与大语言模型的智能教学系统
智能教学系统
状态机
大语言模型
模块
学生
3
一种用于多路I2C总线设备的系统、方法和控制器
I2C总线设备
时钟
信号
数据
逻辑
4
信号传输结构及分子时钟
信号传输结构
滤波结构
波导接口
耦合结构
电磁波传导技术
5
一种基于FPGA的人工智能设备
FPGA芯片
人工智能设备
处理单元
矩阵乘法器
接口组件