摘要
本发明提出了一种基于人工智能的增量式静态时序分析方法,适用于数字电路设计中的确认阶段ECO中电路时延的分析,根据原始设计确认阶段未进行ECO的电路时序数据,提取与时序数据相关的电路器件特征数据;基于神经网络构建时延预测模型,利用电路器件特征数据对所述时延预测模型进行训练,得到模型参数;提取进行ECO后的增量式设计的电路器件特征数据,输入训练好的时延预测模型,得到增量式设计结构的电路时延数据以及相应的延迟数据和增益数据;将所述延迟数据和增益数据回传给布局器和布线器;该方法能够保证静态时序预测精度,同时解决了增量式设计结果难以满足时序收敛的问题。