芯片多层互连网络拓扑结构设计方法及系统
# 热门搜索 #
大模型
人工智能
openai
融资
chatGPT
验证码登录
×
发送
登录即代表您已同意AITNT
用户协议
和
隐私政策
登录
登录成功后会自动刷新界面
AITNT公众号
AITNT APP
AITNT交流群
搜索
未登录
首页
AI中心
退出
首页
AI资讯
AI技术研报
AI监管政策
AI产品测评
AI商业项目
AI产品热榜
AI 源力市场
寻求报道
芯片多层互连网络拓扑结构设计方法及系统
申请号:
CN202510985760
申请日期:
2025-07-17
公开号:
CN120872894A
公开日期:
2025-10-31
类型:
发明专利
摘要
本发明提供芯片多层互连网络拓扑结构设计方法及系统,涉及芯片设计技术领域,包括根据设计参数构建初始多层互连拓扑结构,基于通信需求在节点间建立分层差异化的动态可重构横向互连通道,所述通道划分为包含主通道和备份通道的多个通信域;通过构建包含通信密度、温度分布和能量消耗的拓扑评估模型进行局部调整和协同优化,最终生成拓扑结构设计方案。本发明提高了芯片通信效率、热管理水平和能源利用率,增强了系统可靠性和可扩展性。
技术关键词
动态可重构
多层互连
通信域
节点
芯片互连
混合型
通信状态信息
结构设计方案
结构设计方法
垂直互连通道
备份
网络拓扑
分布特征
计算机程序指令
网格
矩阵
能量消耗特征