摘要
基于多约束驱动与自适配的时钟复位网络生成方法,包括如下步骤:步骤1.制定时钟复位网络规范;步骤2.准备基本数据库模块;步骤3.进行架构感知解析引擎部件设计,架构感知解析引擎部件具备以下功能:①生成时钟复位网络规格文档;②解析生成可调用编程模块;步骤4.进行SDC约束生成部件的设计;步骤5.进行验证组件生成器部件的设计;步骤6.依次进行各个组件的调试,得到时钟复位网络生成装置;步骤7.根据项目架构定义输入步骤6得到的时钟复位网络生成装置并运行,生成时钟复位网络。本发明可以对芯片的时钟复位网络实现从架构描述到量产代码的全流程自动化,极大缩短了芯片的开发周期,提升研发效率。