一种基于逻辑深度拆分检查时序路径的方法及系统

本发明公开了一种基于逻辑深度拆分检查时序路径的方法及系统，所述方法包括以下步骤：获取时序路径的逻辑深度；拆分所述逻辑深度，得到缓冲器与反相器层级和寄存器传输级RTL层级；基于所述逻辑深度、缓冲器与反相器层级和寄存器传输级RTL层级，定位时序问题来源。本发明提供的时序路径检查方法及系统，通过将逻辑深度拆分为缓冲器与反相器层级和RTL层级，精准定位时序问题来源，从而提高时序收敛效率，降低芯片设计复杂度。