一种基于SOI叠层顶层硅的硅压阻压力敏感芯片及其制备方法

本发明公开一种基于SOI叠层顶层硅的硅压阻压力敏感芯片及其制备方法，通过S i‑S iO2叠层热键合和干法刻蚀组合工艺，替代单晶硅各向异性化学湿法腐蚀工艺，避免感压腔体侧向腐蚀，在获得最大的硅基压力敏感芯片面积效益的同时，感压膜片精准厚度及均匀性不受衬底硅厚度和均匀性初始容差的制约，在优化敏感芯片灵敏度一致性和延续S iO2替代PN结的温度适应性优势的前提下，芯片面积微型化和晶圆大直径化的叠加，可数倍、乃至成数量级地增加单晶圆的硅压阻压力敏感芯片产出率。