模乘芯片以及数字密码系统

本申请提供一种模乘芯片以及数字密码系统，属于信息安全技术领域。该模乘芯片经由分解乘法器模块接收前级电路发送的待运算的两个乘数；各分解重组单元对输入的两个乘数进行分解重组，得到多组输出数据，并分别输出至下一级分解重组子模块中的一个分解重组单元；各重组运算单元用于对来自最后一级分解重组子模块中对应的分解重组单元的两个乘数进行按位分解并交叉相乘，以得到相乘结果；重组模块对相乘结果进行重组，并将重组结果输入快速模约减模块进行取模运算，以得到最终的模乘结果。本申请可以达到提升模乘运算效率的同时，减少数字信号处理乘法器的占用数量，进而提高数字密码系统的硬件资源利用率的效果。