摘要
本发明为一种新型高速并行方式读写访问内存的方法。传统的内存采用专有的内存接口协议对存储数据进行读写操作，相比于先进的CMOS逻辑工艺，由于受到DRAM工艺制程的限制，传统内存接口的数据传输速率都比较低。随着人工智能AI的不断发展，各种算力芯片（SOC/GPU/ASIC/XPU等）对高带宽、大容量、低延迟内存的需求越来越急迫，而传统的内存接口方式不能满足日益增长的需求。本发明的目的在于提供一种内存转接芯片，将从各种内存接口读写的数据通过协议转换，转换成以先进的CMOS逻辑工艺下的具有更高单位引脚传输速率的高速并行接口方式进行内存的读写访问，既可以提高数据的集总读写带宽，也可以通过内存转接芯片连接多个外部存储器，提高存储容量，从而解决以上背景技术中提到的问题。
