一种面向存内计算宏单元的内建自测试架构、系统及方法
申请号:CN202511187180
申请日期:2025-08-25
公开号:CN120673828B
公开日期:2025-11-18
类型:发明专利
摘要
本发明涉及一种面向存内计算宏单元的内建自测试方法、架构及系统,包括执行第一测试模式:在MBIST测试算法的中插入计算激活向量及计算使能指令,以在读操作后进行进行计算测试以检测存储阵列及其与位乘法逻辑之间的耦合故障进行;以及判断存储读取结果和计算结果是否正确,若是,则进入第二测试模式或判定自测试正确并完成检测,否则基于检测结果诊断故障位置。本申请提供的测试方法,在传统MBIST算法中的插入计算使能和计算激活向量,在读操作之后通过对额外执行的乘累加计算操作的验证,在覆盖传统存储器故障类型的前提下,能够进一步有效检测存储单元和计算单元之间的数据耦合这一特有的故障,提高了故障的覆盖率。
技术关键词
存储阵列
模式
测试方法
逻辑
检测存储单元
解码器
内建自测试
模块
计数器
错误检测
故障检测
控制器
信号
算法
时序
覆盖率
指令
通道
周期
数据