针对存算一体芯片的卷积神经网络优化方法、装置及设备

本发明公开了一种针对存算一体芯片的卷积神经网络优化方法、装置及设备，所述方法包括：分别确定每一所述运算网络层对应的最小计算单元以及目标运算次数；从所述缓存阵列中读取在前网络层的最小计算单元所需的在前输入数据；在前网络层的实际运算次数等于所述在前网络层的目标运算次数时，确定所述在前网络层完成运算；在所述在前网络层是所述存算一体芯片中的最后一个运算网络层时，基于所述缓存阵列中的所有在前输出数据，确定所述存算一体芯片的输出结果。本发明分别确定各个运算网络层的最小计算单元所需的在前输入数据，在执行运算时仅缓存最小计算单元所需的在前输入数据，极大的减小了缓存占用，节省了存算一体芯片的成本以及面积大小。