时钟树综合的时序优化方法、设备及计算机可读存储介质

本发明公开了一种时钟树综合的时序优化方法、设备及计算机可读存储介质，属于芯片设计领域，考虑到以接收寄存器为对象逐个进行分析可以避免寄存器遗漏，且按照接收寄存器的违例程度评估值排序进行时序优化，可避免违例程度深的违例路径被遗漏，因此本发明中可以对于目标芯片中的任一接收寄存器，确定出包含接收寄存器的各条违例路径的时间裕量之和，作为接收寄存器的违例程度评估值，然后按照违例程度评估值的绝对值从大到小的顺序，对存在违例路径的各个接收寄存器进行排序，并按照排序对接收寄存器的违例路径进行时序优化，可以按照违例程度评估值排序，由重至轻进行逐个优化，可提升优化全面性，从而提升时序优化效率。