加法电路、运算电路、执行哈希算法的电路及相关装置

本公开涉及加法电路、运算电路、执行哈希算法的电路及相关装置。加法电路具有第一和第二输入，每个输入被对应划分以从低位到高位依次包括第1至第N部分，N为大于1的整数。加法电路包括：进位逻辑模块，用于计算一个或多个进位，其中每个进位对应于第一输入的相应一个部分与第二输入的对应部分相加产生的进位；第一和第二寄存器模块，分别用于存储第一和第二输入的第1至第N‑1部分；第三寄存器模块，用于存储该一个或多个进位；第一求和逻辑模块，用于对第一和第二输入的第N部分求和以产生中间和数；第四寄存器模块，用于存储中间和数。第二求和逻辑模块，用于对第一和第二输入的第1至第N‑1部分、中间和数与该一个或多个进位求和。