基于分层和积译码算法的FPGA实现方法、系统及介质

本发明提供一种基于分层和积译码算法的FPGA实现方法、系统及介质，所述方法包括如下步骤：获取信道消息，对QC‑LDPC码的校验矩阵进行预处理以得到预处理信息；对所述信道消息进行初始化处理后更新节点LLR信息并存储；在计算得到最后一层的所述后验LLR信息并更新之后进行译码判决；确定满足预设条件后译码结束，存储译码得到的译码结果；本发明实现了校验矩阵预处理、快速循环移位操作，加快了译码速度，提高译码器的吞吐量，同时在数据存储方面整合了初始变量节点LLR信息和后验LLR信息的存储，省去层内变量节点LLR信息的存储，降低了译码器的资源消耗。