基于自学习的芯片可靠性测试干扰同步方法及相关设备

本申请提供一种基于自学习的芯片可靠性测试干扰同步方法及相关设备，通过在接收芯片执行敏感指令前输出的同步干扰指令后，进行自学习干扰延时，并触发干扰源生成干扰信号，在自学习的过程中，若等待周期内未接收到芯片的运行状况信号，则认为芯片在干扰信号下运行异常，并向芯片发送异常确认信号；芯片在接收到异常确认信号后，重置错误的敏感指令，继续进行干扰延时的自学习过程，当接收到的同步干扰指令的次数达到预设次数，且自学习后的干扰延时不小于执行周期，根据所有干扰延时下的异常次数，生成芯片的测试结果。本申请无需使用示波器或手动修改延时参数，自适应调整干扰信号产生时间，进一步提高干扰环境下芯片可靠性问题检测自动化效率。