防行锤攻击的DRAM芯片、测试系统及测试方法

本申请公开了一种防行锤攻击的DRAM芯片、测试系统及测试方法，涉及芯片安全技术领域，其DRAM芯片，DRAM芯片内设置有一个或多个DRAM DIE芯片，根据接收访问信号，以将数据读入行缓冲内，包括：存储芯片，将存储每一DRAM DIE芯片的最高允许访问频率值及对应的控制地址进行发送；攻击检测控制芯片，将接收外界发送的访问信号转发至DRAM DIE芯片内，还当根据行锤攻击检测模式检测到某一DRAM DIE芯片内存在行锤攻击受害行时，发出刷新信号，以对受害行进行刷新，或当检测受害行不可进行刷新时，根据接收最高允许访问频率及对应控制地址，以控制发往该芯片的访问信号的频率。如此，通过刷新或针对不同自适应降低访问频率，以使芯片免受行锤攻击的同时，提升芯片的工作效率。