时钟控制装置、方法及控制器、系统级芯片

本发明公开了一种时钟控制装置、方法及控制器、系统级芯片，该装置在接收到数字逻辑装置下发的低功耗请求信号时，基于模拟时钟发生装置输入的模拟时钟信号，延迟第一预设时钟停止向数字逻辑装置输入数字时钟信号后，延迟第二预设时钟关闭模拟时钟发生装置输出的模拟时钟信号；在接收到外部唤醒源输入的唤醒输入信号时，延迟第一预设时钟向时钟控制装置中数字时钟门控单元输入高电平的数字时钟门控信号后，延迟第三预设时钟控制模拟时钟发生装置输出模拟时钟信号，数字时钟门控单元基于高电平的数字时钟门控信号和模拟时钟信号向数字逻辑装置输入数字时钟信号。该装置可以完全避免时钟信号开启和关闭时发生的毛刺。