摘要
本发明提出了一种可重构的芯片硬件加速控制装置，包括总线；第一处理核，第一处理核与总线相连接，第一处理核包括信号生成模块、信号处理模块、数据采集模块和运算模块，信号处理模块与数据采集模块的第一端相连接，第一处理核用于进行数据配置；第二处理核，第二处理核分别与总线和第一处理核相连接，第二处理核包括节点模块、数据流控制模块、数据存储控制模块、中断联动模块、重构模块和保护模块，节点模块与数据存储控制模块相连接。根据本实施例的技术方案，能够独立于MCU核单独运行，使得MCU核和硬件加速控制结构各自独立运行，提高MCU的运行速度。
